e/Formal equivalence checking

Information
has gloss	eng: Formal equivalence checking process is a part of electronic design automation (EDA), commonly used during the development of digital integrated circuits, to formally prove that two representations of a circuit design exhibit exactly the same behavior.
lexicalization	eng: formal equivalence checking
instance of	e/Formal methods

Meaning
Japanese
has gloss	jpn: 形式等価判定（けいしきとうかはんてい、Formal Equivalence Checking）は EDAの一部であり、デジタル集積回路の開発過程において、ある回路設計についての2つの表現が同じ振る舞いを表していることを形式的に証明するために用いられる手法。
lexicalization	jpn: 形式等価判定